PCBのバックドリルは深さ制御穴あけとも呼ばれ、基板製造後にスルーホールビアの未使用めっき部分を除去します。この部分がビアスタブです。信号のエッジが十分に速い場合、終端されていない伝送線路の分岐として振る舞い、共振、反射、挿入損失の問題を生じます。
有用な手法ですが、高速インターフェース全てに必要なわけではありません。実際の積層構成、ビア形状、チャネル長、材料モデル、シグナルインテグリティの許容範囲から判断します。本稿では工程と、安定して製造するために工場へ伝える情報を説明します。
PCBバックドリルとは#
信号が外層からめっきスルーホールに入り、内層の配線へ接続する場合、その接続より先の銅は信号の行き先がなくても電気的につながっています。この残ったバレルがスタブです。
バックドリルでは、元のめっき穴より大きい二次ドリルを未使用側から目標信号層へ進めます。不要なめっきバレルを削り、管理された残留スタブと機能接続部を保護する距離を残します。
上面、下面、両面から加工できます。同じネットでも遷移箇所によって方向が異なる場合があります。ブラインド・ベリードビアとは別で、まずめっきスルーホールとして作り、必要な部分だけ追加で削る構造です。
ビアスタブが信号品質に影響する理由#
ビアは理想的な点接続ではありません。バレル、パッド、アンチパッドがインダクタンスと容量を加えます。未使用バレルは分岐となり、信号経路へエネルギーを反射します。Ansysはスタブを信号品質を乱す要因として説明し、深さ指定、または目標層とオフセット指定によるバックドリルのモデル化に対応しています。
影響はプロトコル名よりもエッジ速度とスタブの電気長に依存します。長いスタブは使用帯域内にノッチを生む場合がありますが、同じデータレートでも短ければ許容できることがあります。差動対では、二つの遷移形状が揃っていないとモード変換も起こり得ます。
損失の全てをビアのせいにせず、コネクタ移行部、引出し配線、材料、リターン経路を含む接続全体を確認します。チャネル損失の他の要因はPCB挿入損失ガイドで説明しています。
バックドリルを検討する条件#
高速なエッジと、厚い基板、深い層間遷移、多数のスルーホール遷移が組み合わさる場合に有効になりやすい手法です。サーバー・ネットワーク用バックプレーン、多層の試験機器、FPGA・プロセッサのチャネル、長いコネクタ経路、一部のRF接続などが候補です。
解析や検証済みのプラットフォームルールで、残留スタブがチャネルの許容範囲を超える場合に使います。「10Gbpsを超えたら必須」のような一律の基準には頼れません。同じ10Gbpsでも立上り時間、積層、スタブ長は大きく異なります。
信号がバレルのほぼ全長を使う場合、基板が薄い場合、接続層が反対面に近い場合、ブラインド・マイクロビアで経済的にスタブをなくせる場合は不要なことがあります。電源、グラウンド、一般的な低速ビアも、特殊な解析で必要とされない限り通常は対象になりません。
製造工程の流れ#
- 一次穴あけ：標準ドリルプログラムに従って貫通穴を加工します。
- 穴めっき：銅を析出・めっきし、導電性バレルを形成します。
- 工程の調整：製造業者は認定済みの工程順にバックドリルを組み込み、完成した積層構成・めっき穴と、その後の加工・検査を整合させます。
- 深さ制御加工：指定面から大径工具を入れ、不要なバレルを管理された深さまで除去します。
- 検証：クーポン、断面観察、合意した管理方法で深さ、残留スタブ、位置合わせ、損傷リスクを確認します。
二次ドリルは、位置公差を考慮してもめっきバレルを除去できる大きさが必要です。一方、隣接銅を切ったり、間隔を侵したり、機能パッドを弱めたりするほど大きくしてはいけません。
上面・下面・両面のバックドリル#
| 構成 | 一般的な用途 | 主な設計注意点 |
|---|---|---|
| 上面から加工 | 接続部が下面に近い | 上面の銅と部品に工具クリアランスが必要 |
| 下面から加工 | 接続部が上面に近い | 下面のパッド、部品、機械構造との干渉回避 |
| 両面から加工 | ネットごとに終端する内層が異なる | 個別のプログラム、記号、資料を明確に区別する |
機能接続部の保護余裕を保ちながら、未使用バレルに届く側を選びます。両面を使う場合は、製造出力と図面で各加工を明確に識別してください。
残留スタブ長#
残留スタブは、バックドリル終端と電気的接続の間に残る短いバレルです。深さ、基板厚、層位置、材料移動には公差があるため、残留ゼロは現実的な製造指示ではありません。
信号解析から最大許容長を定め、正式な積層構成で工場が達成できることを確認します。目標層の接続を削らない余裕が必要です。IPCの深さ制御に関する技術資料は、制御不良によるPTH銅の切削、バリ、機能構造の損傷リスクを取り上げています。
積層変更で、深さの数値だけが不適切になる場合があります。可能なら目標層と承認済みオフセットを指定し、最終管理積層から工場が深さを算出するよう要求します。
バックドリル径と銅クリアランス#
バックドリル径は元のドリルより大きく、めっき厚と位置合わせ公差を考慮する必要があります。拡大穴は通過する全層に影響するため、プレーン、配線、パッド、隣接ビアには通常の穴より広い禁止領域が必要です。
工場の最小拡大量と完成位置公差を確認します。通常のアンチパッドに頼らず、設計ツールに専用クリアランスルールを設定します。見落としたプレーン接続や小さなアンチパッドが二次ドリルに触れる場合があるため、信号層とプレーン層の両方を確認します。
元のドリル径、完成穴径、めっきバレル径、バックドリル工具径は別々の値です。用語を正確に使います。完成径と工具径の関係はPCB穴径ガイドを参照してください。
積層構成と深さ公差#
バックドリル能力は実際の積層と切り離せません。工場は総厚、絶縁層厚、銅厚、積層時の変動、ドリル深さを一つの公差系として管理します。CAD上の公称積層だけでは出図に不十分です。
各加工グループについて、次を合意します。
- 加工面と目標信号層。
- 最大残留スタブ、または目標オフセット。
- 残す絶縁層・銅接続の最小保護余裕。
- 工具径と位置公差。
- 適用する積層厚公差。
- クーポン、断面観察、合否判定方法。
PCB層数が多いほど有効性が高まる場合がありますが、公差の積み上げも重要になります。深さ表を確定する前に工場承認済みの積層を固定します。
パッド、アンチパッド、非機能パッド#
ビアが通過する層の非機能パッドは容量を加える場合があります。除去で不連続を改善できる設計もありますが、製造の安定性や位置合わせ確認に影響することもあります。工場と信号解析の両面から決めます。
プレーンのアンチパッドは、元のパッドだけでなくバックドリル径と位置公差に対応させます。拡大した開口がプレーンの細いネックを作ったり、信号遷移周辺の重要なリターン経路を切ったりしないかも確認します。
差動対ではパッドスタック、アンチパッド、加工方向、残留スタブを対称にします。信号ビア周囲にグラウンドビアがある場合は、大径ドリルとの干渉を確認します。
コネクタとプレスフィット端子#
バックプレーンや高速コネクタ周辺は代表的な用途ですが、機械要件で制約される場合があります。プレスフィット端子は保持力と電気接触のため管理されためっきバレルが必要です。かん合領域の銅を削ってはいけません。
コネクタメーカーの完成穴径、パッド、禁止領域の要件を使います。挿入深さ、加工面、目標深さを機械モデルと整合させます。信号品質が改善しても、端子保持やコネクタ認定を満たせなくなる加工は認められません。
CADルールと製造出力#
現在のPCBツールではネット、ビア、層間遷移ごとにルールを割り当てられます。例えばAltium公式資料は、工具径、最大スタブ長、加工方向のルールと、別個のNCドリルデータ出力を説明しています。
製造資料には次を含めます。
- 上面・下面の加工を分けたNCドリルファイル。
- 明確な記号と注記を持つ製造図面。
- 加工グループ、面、工具径、目標層、残留スタブ要件の対応表。
- 正式な積層構成と厚さ公差。
- 銅データ内の専用禁止領域・拡大アンチパッド。
- 検査とクーポンの要件。
- 深さ制御加工ごとのネット・ビアクラスの対象範囲。
出力一式をオンラインガーバービューアーで開き、銅と通常の穴の整合を確認します。バックドリルには二次元表示を超える深さ情報があるため、NCヘッダーと製造図面も確認します。重ね表示だけでは深さを検証できません。
検査と受入判定#
深さの検証は実際の基板と工程を反映する必要があります。クーポンに代表的な穴構造と目標層を再現すれば、製品を壊さず断面観察できます。断面では残留スタブ、バリ、銅損傷、位置合わせ、穴壁状態を確認できます。
生産前に抜取頻度と合否判定を合意します。「全ての高速ビアをバックドリル」のような記述では測定可能な受入基準になりません。最大残留スタブ、目標構造までの最小距離、その実証方法を管理された注記で定めます。
PCBテストクーポンガイドでは、試料を製品構造と評価対象に一致させる理由を説明しています。
バックドリル以外の選択肢#
| 代替案 | 利点 | トレードオフ |
|---|---|---|
| 配線層を変更 | 追加穴あけなしで未使用バレルを短縮 | 積層、インピーダンス、リターン経路に影響する場合がある |
| ブラインドビア・埋め込みビア | 不要な貫通バレルをなくせる | 積層の複雑さと費用が増える |
| レーザーマイクロビア | HDI引出しに使える非常に短い接続 | アスペクト比、積み重ね、信頼性の制約がある |
| 短い接続・薄い基板 | スタブ長を全体的に減らす | 機械要件・層数と両立しない場合がある |
| コネクタ移行部を再設計 | 不連続全体を改善できる | コネクタと機械構造の検証が必要 |
一工程の価格だけでなく製造リスク全体を比較します。従来型多層板では逐次積層より安価になる場合がありますが、配線密度上すでにマイクロビアが必要ならHDIが適することもあります。
よくあるバックドリルの間違い#
- プロトコルだけで判断：許容スタブ長はデータレートだけでは決まりません。
- 公称深さだけを指定：積層変更時には目標層による指定の方が安全です。
- 拡大クリアランスを忘れる：二次工具がプレーンや隣接配線を削る場合があります。
- コネクタの機械要件を無視：プレスフィットかん合部を保持する必要があります。
- 上下のデータを混在：各グループの加工方向を明記します。
- スタブゼロを要求：製造には管理された保護余裕が必要です。
- 検証を省く：合否判定方法のない深さ指定は不完全です。
- 積層承認前に出図：材料・層厚の変更で計算深さが変わります。
バックドリルDFMチェックリスト#
- 実際のビア遷移をモデル化し、最大許容残留スタブを定める。
- 各ビアを上面、下面、加工なしのグループに分類する。
- 最終深さ計算前に工場承認済み積層を固定する。
- 一次ドリル、完成穴、二次ドリルの径を確認する。
- 通過する全銅層に専用クリアランスを設定する。
- 差動対の対称性と近傍リターンビアを確認する。
- プレスフィット・コネクタのかん合領域を保護する。
- 深さ制御用NCドリルを個別に出力する。
- 製造図面に目標層と残留スタブの表を追加する。
- クーポン、断面、抜取、合否限界を合意する。
- 積層・基板厚変更後に加工を再確認する。
公式の技術資料#
まとめ#
バックドリルは設計全体をブラインド・ベリード化せず、特定箇所のスタブ共振を抑える手法です。成功には、解析による残留長要件、固定した積層、十分な二次工具クリアランス、測定可能な深さ制御の合否基準が必要です。
加工方向と目標層を管理された製造データとして扱います。CADルール、図面、ドリルファイル、検査計画を一致させれば、後から工場に追加する指示ではなく、予測可能な信号品質対策にできます。
バックドリルのよくある質問#
バックドリルとブラインドビアは同じですか？
いいえ。ブラインドビアは選択した層間だけをめっき接続します。バックドリルはめっきスルーホールとして作り、大径の深さ制御ドリルで未使用バレルを除去します。
何Gbpsから必要ですか？
一律の境界はありません。エッジ速度、積層、スタブ長、チャネル解析で、共振や不連続が許容範囲を超えるか判断します。
両面から加工できますか？
はい。上面・下面の加工グループを基板に設けられます。各加工の方向、深さ、径、目標層を別々に文書化します。
残留スタブはどの程度まで許容できますか？
設計固有の値で、信号解析から最大値を定めます。同時に、目標層接続を守る製造余裕が必要です。
ガーバービューアーで加工深さを検証できますか？
いいえ。銅間隔や穴位置の確認はできますが、深さはNCデータと図面で伝え、合意した製造検査で検証する必要があります。
費用は増えますか？
通常はプログラム、深さ制御、検査が増えるため上がります。ただし、ブラインドビアや逐次積層へ構成を変えるより安い場合もあります。